(54) DIGITAL CROSS CONNECT CONTROL MET BEST AVOIDED COPY (11) 1-146446 (A) (43) 8.6.1989 (19) JP


(21) Appl. No. 62-303137 (22) 2.12.1987

(71) HITACHI LTD (72) YUKIO NAKANO(1)

(51) Int. Cl⁴. H04L11/20

PURPOSE: To reduce the delay in a connection between line end circuits by generating switch control information to apply the path setting of a line bundle and line bundle decentralization/concentration conversion at the same time from the path setting information of the line bundle and using a time switch so as to implement both the functions simultaneously.

CONSTITUTION: The system consists of a time switch 21 capable of switching in the unit of 1CH, highway termination circuits 11, 12 of centralized arrangement form frame constitution, highway termination circuits 13, 14 of decetralized arrangement form of frame constitution, a cross connect controller 31, and a control memory data generating circuit 41. The control memory data generating circuit 41 receives the line bundle path setting information from the cross connect controller 31, and in case of, e.g., the connection of the HG1 of the termination circuit 11 and the HG2 of the termination circuit 13, the connection information of each CH is formed. That is, the information connecting CH1, CH2, CH3, CH4, CH5, CH6 of the termination circuit 11 and CH2, CH7, CH12, CH17, CH22, CH27 of the termination circuit 13 is formed and it is written in the control memory of the time switch 21.



(54) COMMUNICATION METHOD FOR SIGNAL IN FULL DUPLEX COMMUNICATION PATH

(11) 1-146447 (A)

(43) 8.6.1989 (19) JP


(21) Appl. No. 62-304857 (22) 2.12.1987

(71) KOMATSU LTD (72) YASUSHI KANAMARU(1)

(51) Int. Cl⁴. H04L13/00,H04L1/16

PURPOSE: To effectively utilize a full duplex communication line rationally by using a computer (that of a personal computer scale is assumed) in common or as a communication means for each equipment so as to use the simplified communication means in terms of the hardware.

CONSTITUTION: Computers 110, 210 (assumed as microcomputers or those with personal computer scale) are used as two communication equipments of 1st and 2nd equipments 100, 200 connected electrically via signal transmission lines 30a, 30b forming the full duplex communication line. A program is set to either of the computers at least such that input processing is applied to a transmission signal received from an opposite computer through interruption processing and the response representing the inputted signal in case of the reception is returned to the opposite computer, and as for the sent signal, the program is set in advance so that the same signal is sent repetitively till the response is returned from the opposite computer.



112,212: memory, 113,213: input port, 114,214: output port, a: control bus, b: interruption, c: address bus, d: data

(54) FREQUENCY OFFSET CORRECTION CIRCUIT

(11) 1-146448 (A)

(43) 8.6.1989


(21) Appl. No. 62-306591 (22) 2.12.1987

(71) NEC CORP (72) TAKAMI SUZUKI

(51) Int. Cl. H04L27/00

PURPOSE: To measure a frequency offset without error from an unknown data signal by applying decision through data point arrangement less than the normal data point arrangement and applying correction when the output of an adaptive

equalizer is large. CONSTITUTION: Phase difference generating means 5, 6, 7, 8 compare the data point corresponding to the product of the output signal between frequency variable oscillation means 12, 13 applying frequency offset correction and the adaptive equalizer 1 with the data point less than the usual data point for the arrangement and select the data point closest to the data point representing the output signal of a multiplier 4 and generate a phase difference signal between the output signal of the multiplier 4 and the selected data point. Control means 9, 10, 11 give the phase difference signal to frequency variable oscillation means 12, 13 when the absolute value of the output signal of the multiplier 4 is larger than the prescribed value and do not give zero to the frequency variable oscillation means when the absolute value of the output signal of the multiplier is smaller than the prescribed value. Thus, control is not carried



2: absolute value square circuit, 9: absolute value forming circuit, 13: frequency variable oscillator, 12: loop filter, 10: comparator, 8: imaginary part extraction section, 6: complex number conjugation circuit, a: frequency offset correction circuit

98-01170(20083) 唐連

⑫日本国特許庁(JP)

@特許出願公開

四公開特許公報(A)

平1-146446

Solnt Cl.4

識別記号

庁内整理番号

母公開 平成1年(1989)6月8日

H 94 L 11/20

103

C-7830-5K

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称

ディジタルクロスコネクト制御方法

❷特 顧 昭62-303137

❷出 顧 昭62(1987)12月2日

@発明者 中野

男 東京都国分寺市

東京都国分寺市東恋ケ窪 I 丁目280番地 株式会社日立製作所中央研究所内

房祭明者 析村

佳 昭

盝

東京都国分寺市東恋ケ窪1丁目280番地。株式会社日立製

作所中央研究所内

印出 頤 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

 外1名

明 和 青

1. 発明の名称

デイジタルクロスコネクト制御方法

2. 蜂蜂蜂囊の類頭

- 1.クロスコネクト制御装置より受信した国線束の万路設定情報より、回線束の方路設定と回線束の集中配置と分散配置の相互変換との両者を同時に行うためのスイッチ制御情報を作成し、制御メモリに書き込むことを特徴とするデイジタルクロスコネクト創御方法。
- 2. 前記スインチ制御情報の作成をROMを用いて行うことを特徴とする特許請求の範囲第1項に記載のデイジタルクロスコネクト制御方法。

3. 発明の評細な説明

(商業上の利用分野)

本発明は、ディジタルクロスコネクト設置の例 御力器に関する。

【従来の技術】

デイジョルクロスコネクト装置では、一般に、 回議束を単位として方路数定を行う、デイジタル クロスコネクト装置に接続されるハイウェイのフレーム上の回絡家の配置方法には、分散配置形式 と集中配置形式の2種類がある。

第2個は商形式のフレーム機成例を示したものであり、回線束の大きさは、1回線が84kb/sの機算で8回線であり、ハイウエイの速度が2.048 Mb/sの場合を示している。第2回(a)は分散配置形式であり、例えば、第1の回線文(HG1; Handling Group M1)は、CH1, CH8, CH11, CH18, CH21, CH226とから成る。一方、第2回(b)は集中配置形式であり、例えば、HG1はCH1~CH6とから成る。デイジタルクロスコネクト装置では、分散配置形式のフレーム構成のハイウエイの両者が退在して接続される場合がある。この場合には、クロスコネクト遊戲の中で耐形式の相互選換を行う必要がある。

郊も図は、このような場合におけるクロスコネ クト接近の従来の構成例である。HG(6CH)

特周平1-146448(2)

単位の方路型定を行う時間スインチ(Flac Slot Interchanger;TSI)23は分敗配置形式で動作する。分散配置形式のフレーム構成のハイウエイの終端回路13,14は時間スイツチ22に政治されるが、集中配置形式のフレーム研究のハイウエイの終端回路11,12と時間スイツチ22にの回には、分散/集中変換回路51,52が設かれる。時間スイツチ22は方路設定情報を記憶するための解御メモリを有し、制御メモリの内容はクロスコネクト制御設置31より与えられる。

又、1 C H 単位にスイシチング可能な時間スインチを用いて、分散/集中変換も時間スインチで同時に行う方法も考えられる。この場合には、制御装置は、方路設定と分散/集中変換の耐着を行うための制御メモリの内容を求め、時間スインチに送る。

(滑明が解決しようとする問題点)

第4 関の構成では、分散/集中変換回路 5 1, 5 2 において、データは約1 フレーム (125

定と回線束の集中配置と分談配置の相互変換との 両者を同時に行うためのスイジチ前牌情報を作成 し、制御メモリに書き込むことにより、進成され

回線束の方路設定と回線束の集中配便と分数配 歴の相互交換との両者を同時に行うためのスイツ チ制御情報の作成は、例えば、ROMを用いて行う。

(作用)

制御メモリには、回路取の方路設定と到級取の 集中配置と分散配置の相互交換との資素を同時に 行うためのスインチ制御情報が奔き込まれるため、 時間スインチでは、方路設定と分散/集中交換が 同時に実行され、運風時間が減少する。

又、クロスコネクト制御装置より回線束の方路 設定のみを受信して、例えばROMによつてスイ ツチ制御情報を作成するため、クロスコネクト制 御装置のソフトウエアの変更は不要である。

(実施例)

以下、本発明の一実施例を第1回により説明す

■) 遅延する。時間スインチ22での選奨は約1ーフレームであるため、例えば、終始回路11と

終第回路 1.3 との間の接続では約 $\frac{7}{6}$ フレームの選延、終第回路 1.1 と終第回路 1.2 との間の接続では約 $\frac{1.3}{6}$ フレームの選延が生じてしまう。

又、分散/集中要換を時間スイッチで行う方法では、遅延時間は約1フレームとなるが、制御装置のソフトウエアは分散/掛中装装も考慮して制御メモリの内容を求める必要があるため、ソフトウエアに大きな負担がかかる。

本発明の目的は、創御装置のソフトウエアに負担をかけることなく遅延時間を減少できるようなデイジタルクロスコネクト装置の創御方法を提供することにある。

(問題点を解決するための手段)

上記目的は、クロスコネクト制御装置より受信 した回線束の方路設定情報より、回線束の方路設

゙る.

野1回は、1C日単位のスイツチングが可能な時間スインチ21、後中配置形式のフレーム構成のハイウエイの共端回路11,12、分は配質形式のフレーム構成のハイウエイの共帰回路13,14、クロスコネクト制御封置31、スイツチ21の制御メモリデータ作成回路41。とから構成される。第2回はハイウエイのフレーム構成であり、第2回(1)は分散配置形式、第2回(1)は4中配置形式の場合を示している。

制御メモリデータ作成日路41社、クロスコネクト制御装置31より日級東の方路設定情報を受信する。例えば、終編日路11(第2回(b))のHG2との接続の場合を考える。例如メモリデータ作成回路41は、HGを構成する各CHの接続情報を作成する。即ち、この場合には、終始回路11のCH1、CH2、CH3、CH4、CH5、CH6と、終端回路13のCH2、CH7、CH12、

特別平1-146446(3)

CH17, CH22, CH27とをそれぞれ接続 するための情報を作成し、時間スイッチ21の所 得メモリに書き込む。

第3因は、制御メモリデータ作成回路41の一例を示したものであり、制御部インタフェース61、ROM62、パルス発生団階63、とから確成される。第3回には、時間スイツチ内の制御メモリ84も記している。

傾向部インタフェース51では、回級束の方路 設定情報より取りM62のアドレスを作成する。 ROM62より、6個のCHの接続情報が取り出 され、制御メモリ64に原次審き込まれる。

本実施例では、新貨幣収の変換にROMを用いているため、簡易なハードウエアによって変換回路を実現できる。


〔発明の効果〕

本発明では、回線束の方路設定情報より、回線 東の方路設定と回線束の分散/集中変換を同時に 行うためのスインチ制御情報を作成して、時間ス イツチでこれらの両機能を同時に行なわせるよう にしているため、クロスコネクト制御装置のソフトウエアに負担をかけることなく、 終婚回路間の接続の選延を約1フレームに減少させることが可能である。


4. 国面の簡単な説明

第1回は本発明の一実施例のプロシク医、第2 国はハイウエイのフレーム構成固、第3国は制御 メモリデータ作成回路の評証構成プロシク菌、第 4回は従来例の構成を示すプロシク図である。

代理人 弗理士 小川遊男




11~14 13.47=4 祭場回路 21 時間スイータ 31 70スフネクト研御設置 41 例 脚 アモリデータ作成回路



特切平1-146446(4)

.第 3 图



第 4 区

